

20

25

JP-HEI-1-315161 (Cited Document 4)

MANUFACTURE OF SEMICONDUCTOR DEVICE

An element isolation U trench 2 having, for example, a U-character

shape, is formed in a silicon semiconductor substrate 1 in a predetermined region by chlorine based reactive ion etching (RIE). The U trench has a width of 1.0 µm or narrower and a depth of about 5.0 µm. The surface of the silicon substrate 1 including the inner surface of the U trench 2 is thermally oxidized to form a silicon oxide film 3 having a thickness of about 10000 nm. An antioxidizing insulating film not oxidized even in an oxidizing atmosphere such as a silicon nitride 4 is deposited on the silicon oxide film 3 to a thickness of about 10000 nm by chemical vapor deposition (CVD), and on this silicon nitride film 4, a silicon oxide film 5 having a thickness of about 10000 nm as a mask film is deposited by CVD (Fig. 1(a)). The silicon oxide film 3 is formed to relax stresses to be caused by forming the silicon nitride film 4.

Next, the silicon oxide film 5 in the upper edge portion of the U trench 2 is sputter-etched and removed to partially expose the silicon nitride film 4. This edge portion is etched under the condition that the etching rate of the sputter etching becomes maximum at a corner having an angle of 45° (Fig. 1(b)).

Next, by using hot phosphoric acid at a temperature of 160 °C to 170 °C, the silicon nitride film 4 is subjected to side etching starting from the exposed edge portion along the horizontal and vertical directions, to thereby expose the silicon oxide film 3. This side etching of the silicon nitride film 4 is about 5 µm from the edge portion along the horizontal and vertical directions (Fig. 1(c)).

Next, thermal oxidation is performed by using the silicon nitride film 4 as a mask to selectively grow an element isolation silicon oxide film 6 on the

exposed silicon oxide film 3 in the edge portion of the U trench 2. In this case, the silicon oxide film 6 is grown to a thickness of about 1 µm so that the silicon oxide film 6 grown from the upper opposite sides of the U trench closes the U trench and the inside of the U trench 2 becomes hollow (Fig. 1(d)).

Next, the silicon oxide film 5 and silicon nitride film 4 on the silicon substrate are sequentially etched and removed, excluding those in the U trench 2. The etching conditions are set so that the silicon oxide film 6 closing the U trench 2 is not opened again (Fig. 1(e)).

5

In this manner, the silicon oxide film 6 is formed at the upper edge portion of the element isolation U trench in self-alignment manner with the U trench 2 to thereby make the silicon oxide film 6 close the U trench 2 and make hollow the inside of the U trench.

According to the first embodiment, the silicon nitride film 4 is sideetched to form a mask for forming the silicon oxide film 6. It is therefore possible to

15 form the silicon oxide film 6 in self-alignment manner with the U trench and omit a
position alignment margin between the U trench and silicon oxide film 6 both used
for element isolation. The element isolation region can therefore be reduced in
size. It is possible to make a semiconductor integrated circuit at a high integration
degree and the junction capacitance in the active region can be minimized because

20 of the reduced area of the active region. By making hollow the inside of the U
trench 2, stresses of the silicon substrate near the U trench 2 can be relaxed
considerably.

Fig. 1 is a diagram illustrating a manufacture method for a semiconductor device according to a first embodiment of the present invention.

1... semiconductor substrate (silicon substrate), 2... element isolation

trench (U trench), 4... antioxidizing film (CVD silicon oxide film), 5... mask (CVD silicon oxide film), 6... element isolation oxide film (silicon substrate)

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-315161

(43) Date of publication of application: 20.12.1989

(51)Int.CI.

H01L 21/76

(21)Application number: 63-147655

(71)Applicant: FUJITSU LTD

nage to appearable only one or or comments to the above the same of the same of the same of the comments of the

(22)Date of filing:

15.06.1988


(72)Inventor: KURITA KAZUYUKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To realize high integration and to reduce a junction capacitance in a device region to a limit by a method wherein a groove for device isolation of a semiconductor integrated circuit and a selective oxide film are formed in a self-aligned manner.

CONSTITUTION: A U-shaped groove 2 for device isolation use is formed in a prescribed position in a silicon substrate 1; a silicon oxide film 3, a silicon nitride film 4 and a silicon oxide film 5 are deposited; a sputter etching operation and a side etching operation are executed in edge parts at the upper part of the U-shaped groove 2; the silicon oxide film 3 is exposed. Then, a thermal oxidation operation is executed by making use of the silicon nitride film 4 as a mask; a silicon oxide film 6 for device isolation use is grown selectively on the exposed oxide film 3; the U-shaped groove 2 is blocked; the inside of the U-shaped groove 2 is made hollow. By this setup, it is possible to reduce a device isolation region which is used both as the groove



and the selective oxide film, to relax a stress of the semiconductor substrate around the groove, to realize the high integration of a semiconductor integrated circuit and to reduce a junction capacitance in a device region.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩日本国特許庁(JP) ⑩特許出願公開

◎公開特許公報(A) 平1-315161

SInt. Cl. 4

識別記号

庁内整理番号

@公開 平成1年(1989)12月20日

H 01 L 21/76

L-7638-5F

審査請求 未請求 請求項の数 3 (全7頁)

❷発明の名称 半導体装置の製造方法

> ②特 題 昭63-147655

22出 願 昭63(1988)6月15日

@発 明 者

和行

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

19代理人 弁理士 井桁 貞一 外2名

1. 発明の名称

半等体装置の製造方法

2.特許請求の範囲

1. 半導体差板(1)上に素子分離用の講 (2)を形成する工程と、

前記簿(2)内頭の前記半導体基板(1)上に 非酸化性膜(4)およびマスク膜(5)を順次形 成する工程と、

育記簿(2)上部のエッジ部の貧記マスク膜 (5)を選択的にエッチングして前記非酸化性膜 (4)を露出する工程と、

貫出された貧配非酸化性膜 (4)をサイドエッ チングする工程と、

サイドエッチングされた前記非酸化性膜 (4) をマスクとして背記簿(2)上部のエッジ部に素 子分離用の酸化膜(.6)を選択的に酸化形成する 工程と

を有することを特徴とする半導体装置の製造方

- 韓求項1記載の方法において、前記酸化 膜(6)により前記簿(2)を閉塞させることを 特徴とする半導体装置の製造方法。
- 請求項1記数の方法において、前記数化 膜(6)を形成した後、前記簿(2)内に充填材 (7)を理め込み、前記充填材(7)上に絶縁膜 (8)を形成することを特徴とする半導体装置の 製造方法,

3. 発明の詳細な説明

[概要]

半導体袋置の製造方法に係り、特に素子分離用 の溝と選択酸化膜とを併用する半導体塩積回路の 業子分離領域の形成方法に関し、"

紫子分離領域を縮小して、半導体基度回路を高 集積化すると共に、業子領域における接合容量を 低減させることを目的とし、

the state of the s

特開平1-315161 (2)

半等体基板上に素子分離用の瀉を形成する工程と、前記溝内側の前記半導体基板上に非酸化性膜 およびマスク膜を順次形成する工程と、前記溝上部のエッジ部の前記マスク膜を選択的にエッチングして前記非酸化性膜を露出する工程と、露出された前記非酸化性膜をサイドエッチングする工程と、サイドエッチングされた前記非酸化性膜をマスクとして前記溝上部のエッジ部に素子分離用の酸化膜を選択的に酸化形成する工程とを有するように構成する。

[産業上の利用分野]

本発明は、半導体装置の製造方法に係り、特に 業子分離用の調と選択酸化膜とを併用する半導体 生産回路の業子分離領域の製成方法に関する。

近年、半導体集積回路の高速化および高集積化 に件ない、素子配線間の容量低減のために素子上 に厚い酸化限を形成することや素子分離領域を小 さくするために半導体基板上に形成される消によ る素子分離を行なうことが要求されている。

[ABのマスクとの位置合わせ余裕が必要とされた。

また、従来の素子分離用の清による半導体集積 回路の素子分離機域の形成方法においては、第4 図に示すように、シリコン基板11上のU消内に 絶縁層14を介して例えば多結品シリコン層15 を堆積させ、この多結晶シリコン層15の上部表 面をキャップ酸化してシリコン酸化膜16を形成 し、このシリコン酸化原16によってU消に変を

この溝による素子分離は、通常、半導体基板上に選択的に形成された酸化膜による素子分離と併用されている。そしてこれら溝と選択酸化膜との併用による素子分離方法においても、さらに素子分離倒線の縮小化が要求されている。

[従来の技術]

従来の案子分離用の溝と選択酸化膜とを併用した半導体集積回路の業子分離領域の形成方法においては、溝と選択酸化膜との位置合わせにリソグラフィ技術が用いられている。

すなわち第3図に示されるように、半導体基板としてのシリコン基板11上に、偏Aを有するシリコン酸化膜12が選択的に形成され、このシリコン酸化膜12にリソグラフィ技術を用いて開口された 4個Bの頭口部を通してシリコン基板11上に幅Bを有するでは、2の幅Aの内閣に位置するようにするためには、個Aのマスクと

するようにして素子分離が行なわれている。ところが多結晶シリコン層15の上部表面をキャップ酸化はよるシリコン層25の上部表面をキャップ酸化はよるシリコン層の生物体を関係によって、第4図のC部に示す得周辺の半導体基板11に大きなストレスが発生して結晶欠陥が形成される。このような結晶欠陥を有する半導体基板表面に素子を形成すると、結晶欠陥例えばその転位に沿ってリーク電流が発生し、素子の特性劣化を招くという問題が生じていた。

[発明が解決しようとする課題]

このように上述の従来方法によると、素子分離 用の溝と選択酸化膜との位置合わせ余裕が必要と なるため、素子面積の額小化が限害され、従って 半導体集積回路の高集積化が限害されると共に、 素子價域における接合容量を極限まで低減するこ とができないという問題が生じていた。

そこで本発明は、素子分離領域を簡小して、半 海体集積回路を高集積化すると共に、素子領域に

the second of the second

...

おける接合容量を低減させることを目的とするものである。

また、従来方法では、素子分離用の清内に堆積させた多額品シリコン層の上部表面をキャップ酸化する際に、清周辺の半導体基板に大きなストレスを発生させ、素子の特性劣化を招くという問題が生じていた。

そこで本発明は、清周辺の半導体基収のストレスを緩和させて、素子特性を向上させることを目的とするものである。

[課題を解決するための手段]

あるいはまた本発明は、業子分離用の消上部に選択酸化膜を自己整合的に形成した後、消内に充填材を堆積させ、この充填材上に絶縁膜を形成するものである。このことによって、消周辺の半導「休益板のストレスを緩和させる。

[実施例]

ر ورز راهر درز (۱۳۵۶های ا

以下、本発明を図示する実施例に基づいて具体的に説明する。

第1図は本発明の第1の実施例における半導体 一集積回路の電子分離領域の形成方法を示す工程図、 第2図は本発明の第2の実施例における半導体集 積回路の電子分離領域の形成方法を示す工程図で ある。

手等体基板としてのシリコン基板1上の所定の 位置に、例えば塩素系の反応性イオンエッチング (RIE)を用いて、個1.0μm以下、深さ5. 0μm程度の素子分離用の例えばU字形状を有す るU溝2を形成する。続いて、このU溝2の内側 表面を含むシリコン基板1表面を熱致化して、膜 素子分離用の酸化膜を選択的に酸化形成する工程 とを有することを特徴とする半導体装置の製造方 法によって達成される。

また上記課題は、前記数化膜により育記簿を閉 窓させることを特徴とする半導体装置の製造方法 によって達成される。

あるいはまた上記課題は、前記敢化庚を形成した後、前記講内に充填材を埋め込み、前記充填材 上に絶縁展を形成することを特徴とする半導体装 置の製造方法によって達成される。

[作用]

すなわち本発明は、素子分離用の溝上部に選択的に形成される酸化膜を溝と自己整合的に形成する6のである。このことによって、沸と選択酸化膜とが併用されている素子分離類域を額小する。

また本発明は、素子分離用の薄と自己整合的に形成した選択酸化膜により薄を閉塞させて薄内を中空とするものである。このことによって、溝周辺の半導体基板のストレスを緩和させる。

次いで、スパッタエッチングにより、U 溝 2 上部のエッジ部におけるシリコン酸化膜5をエッチング除去し、シリコン窒化膜4を一部分露出させる。なおこのエッジ部のエッチングは、スパッタエッチングのエッチング速度が角度45°のコーナで最大になる条件によって行なう(第1図(b))

A BANGARAN BANGARAN

特別平1-315161 (4)

を行ない、シリコン酸化限3を露出させる。このときのシリコン窒化限4のサイドエッチングは、エッジ都から水平方向および垂直方向にそれぞれ5.μm程度とする(第1因(c))。

次いで、シリコン登化膜4をマスクとする無酸化を行ない、U沸2のエッジ部の露出したシリコン酸化膜3上に選択的に業子分離用のシリコン酸化膜6を成長させる。このときシリコン酸化膜6を膜厚1μm程度以上成長させることにより、U清2上部の両側のエッジ部から成長するシリコン酸化膜6がU沸2を閉塞させ、U清2内部を中空にする(第1図(d))。

次いで、U清2内側を除くシリコン基板1上方のシリコン酸化展5およびシリコン選化膜4を順次エッチング除去する。但しこのエッチングの際に、U清2を閉塞させているシリコン酸化膜6が再び閉口しないようにエッチング条件を設定する(第1図(e))。

· このようにして、業子分離用のU 得 2 上部のエッジ部に、このU 清 2 と自己整合的にシリコン酸

くシリコン基板1上方のシリコン酸化膜5 およびシリコン窒化膜4を順次エッチング除去しているが、シリコン窒化膜4のサイドエッチングによりシリコン酸化膜3 を露出させた後、シリコン酸化膜5 のエッチング除去を行ない、しかる後に熱酸化によりシリコン酸化膜6を選択的に成長させい。 続いて U 湯 2 内側を除くシリコン基板1上方のシリコン窒化膜4をエッチング除去してもよい。

この場合、シリコン酸化膜5のエッチング除去を行なう際に、露出させたシリコン酸化膜3もエッチングされるが、その後の熱酸化によるシリコン酸化膜6の選択的な成長に影響を及ぼすことはない。また、U湧2内側のシリコン酸化膜5が除成される絶縁層において、シリコン酸化膜5が除去されて最終的にはシリコン酸化膜3およびシリコン窒化膜4で構成されるが、素子分離の効果に影響を及ぼすことはない。

次に、本発明の第2の実施例を第2図を用いて 説明する。

第2図(a)~(c)に示される工程は、上記

化膜 6 を形成し、このシリコン酸化膜 6 により U 溝 2 を閉塞させ、 U 清 2 内を中空とする。

なお、上記第1の実施例においては、シリコン 望化膜4のサイドエッチングによりシリコン酸化 膜3を露出させた後、熱酸化によりシリコン酸化 膜6を選択的に成長させ、続いてU沸2内側を除

第1の実施例における第1図(a)~(c)に示される工程と全く同一である。これらの工程により、シリコン基板1上に業子分離用のU渡2を形成し、シリコン酸化膜3、シリコン窒化膜4およびシリコン酸化膜5を順次堆積させ、次いでスパッタエッチングによりU渡2上部のエッジ部におけるシリコン酸化膜5をエッチング除去し、統いて露出したシリコン壁化膜4のサイドエッチングを行かう。

次いで、シリコン窒化膜4をマスクとする無酸化を行ない、清2のエッジ部の露出したシリコン酸化膜3上に選択的に業子分離用のシリコン酸化膜6を成長させるが、このときシリコン酸化度6を例えば膜厚0.5μm程度に成長させて、U清2が閉口したまなりの状態にしておく。

次いで、全面に多結晶シリコン層7を堆積した 後、上方から多結晶シリコン層7をエッチングし、 講2内のみに充填材としての多結晶シリコン層7

1.30

.

を残留させる。 絞いて、 U 溝 2 内の多結晶シリコン層 7 の露出した表面をキャップ酸化して、 この多結晶シリコン層 7 上にシリコン酸化膜 8 を 形成する。 そしてこのシリコン酸化膜 8 は、 U 溝 2 のエッジ部に選択的に形成されたシリコン酸化膜 6 と連結して、 U 溝 2 内に埋め込まれた多結晶シリコン層 7 に要をする構造になる(第 2 図(d))。

次いで、U 溝 2 内側を除くシリコン基板 1 上方のシリコン酸化膜 5 およびシリコン窒化膜 4 を順次エッチング除去する(第 2 図(e)参照)。

また、上記第2の実施例においては、第2内に 多結品シリコン暦7を埋め込んでいるが、多結品 シリコン間7に限らず、例えば多結品シリコンと 多結品シリコンとの混合物等であってもよい。 多結品シリコンと多結品ゲルマニウムとの混合物 を充填材として埋め込んだ場合、その上部表面を ヤャップ酸化すると、充填材中のゲルマニウムが 薫発するため、キャップ酸化によって形成される 酸化限の体報路器を制御し、U 溝2周辺のシリコ

1 212

だけでよく、従って従来よりも短くて済む。

なお、上記第2の実施例においては、シリコン 窒化膜4のサイドエッチングによりシリコン酸化 膜3を露出させた後、シリコン酸化膜6の選択的 な成長、U溝2内への多結品シリコン層7の堆積、 およびこの多結品シリコン層7上へのシリコン酸 化膜8の形成を順次行ない、続いてU浦2内間を

ン基板 1 に発生するストレスの減少を図ることが 可能である。

[発明の効果]

以上のように本発明によれば、半導体集積回路の案子分離を行なう神と選択敗化膜とを自己致合的に形成することにより、神と選択敗化膜とが併用されている案子分離領域を翻小することができ、従って半導体集積回路の高集積化を図ることができると共に、案子領域における接合容量を極限まで低減することによる半導体集積回路の性能向上を図ることができる。

また本発明によれば、素子分離用の湯と自己整合的に形成した選択肢化膜により湯を閉塞させて 漬内を中空とすることにより、清周辺の半導体基 板のストレスを大幅に緩和させ、従って素子特性 の向上を図ることができる。

あるいはまた本発明によれば、業子分離用の消 上部に選択酸化膜を自己整合的に形成した後に、 消内に充填材を埋め込み、この充填材上に絶縁膜

特開平1-315161(6)

清周辺の半導体基板のス 8……絶縁脱(シリコン酸化膜)。

を形成することにより、清周辺の半導体基板のストレスを緩和させ、従って素子特性の向上を図る ことができる。

4. 図面の簡単な説明

第1団は本発明の第1の実施例における半導体 装置の製造方法を示す工程団、

第2回は本発明の第2の実施例における半導体 装置の製造方法を示す工程図、

第3回および第4回はそれぞれ従来の半導体装置の製造方法の課題を示す断面図である。

図において、

1……半導体基板(シリコン基板)

2 … … 業子分離用の講(U 講)

3 ……熟酸化によるシリコン酸化酸

4 ……非酸化性膜(CVDによるシリコン酸化膜)

Contract to the second


1338 Talenton

5 ··· ·· マスク膜(CVDによるシリコン酸化膜)

6 ----- 業子分離用の酸化膜(シリコン基板)


7 … … 充填材 (多結晶シリコン層)

代理人 弁理士 井 桁 貞 一 公开線




本発明の第1の実施例による半導体装置の製造方法を示す工程図 第1図

The state of the s




本発明の第2の実施例による半導体装置の製造方法を示す工程図 第 2 図



従来の半導体装置の製造方法の課題を示す断面図

第3図



従来の半導体を量の製造方法の課題を示す断面図 第4図

the state of the second section of the second section of the second second second second second second second

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

